LVDS高速信号PCB布线的要求

LVDS高速信号PCB布线的要求：
  1，收发器应尽量靠近接插件，减小单板上的高速信号走线长度。
  2，差分线的几何尺寸由差分阻抗决定。LVDS内置100欧姆匹配，差分线阻抗控制在100欧姆左右，单线阻抗在50欧姆左右。
  3，尽量减小差分线之间的间距，以利于提高共模抑制比。
  4，平面布线时，差分线对之间最好用地线隔离，如无地线，差分线对之间距离应大于差分线之间的间距的2倍以上。
  5，TTL/CMOS信号线应远离LVDS信号线，距离至少为差分线之间距离的3倍。
  6，LVDS差分信号线要严格等长。
  7，避免走线跨越地线和电源层。
  8，避免90度转折。
  9，尽量减少过孔数目。
  10，保持走线阻抗的连续性，相邻层面的布线应垂直交叉。
  11，LVDS器件的每一个电源引脚都应严格去藕。
  考虑各板的实际情况来决定布线策略。高速收发器靠近接插件，是走线尽量短，可以减小高速信号在传输线上的衰减。走线越细、越长，衰减越大，所以高速LVDS走线宽度在8mil以上。差分线间距可以取8mil，差分线对之间可以加地线，地线上要隔一段距离打一些地过孔。如果单板走线困难，在高速走线较短的情况下，可以使差分线对之间距离在16mil以上，以减小走线串扰。收、发走线要分开，因为后向串扰比前向串扰要大。Veribest的测量工具较弱，高速线走圆弧角较难控制差分线等长，可以钝角走线。