Cadence Allegro 16.6 实现效率与实用性提升时间：2012-10-25 10:39:51

      Cadence 设计系统公司日前宣布其Allegro 16.6 Package Designer与系统级封装(SiP)布局解决方案支持低端IC封装要求，满足新一代智能手机、平板电脑、超薄笔记本电脑的需要。Allegro 16.6 Package Designer 与 Cadence SiP Layout的新功能包括芯片置入腔体的支持，一种能提高效率的全新键合线应用模式，以及一种晶圆级芯片封装(WLCSP)功能，为IC封装设计提供业界最全面的设计与分析解决方案。

    “高端与新一代IC封装设计的要求越来越高，这驱使着我们使用创新的设计工具与技术才能满足客户的需要，”Amkor的产品管理部门副总裁Choon Heung Lee说，“根据我们对Allegro Package Designer和Cadence SiP Layout的测试，我们希望Cadence的IC封装设计解决方案可以帮助我们解决高级封装设计日益严峻的挑战。”

     Cadence已经有能力通过Allegro工具，解决与小型/轻薄型消费电子产品IC封装有关的挑战。Allegro 16.6解决方案支持一种新的数据格式，支持腔体，实现功能改进，比如DRC与3D查看，支持芯片放置在腔体内。全新直观的键合线应用模式可通过专注于特定的焊线工艺提升产能。Cadence Allegro套件可实现高效率的WLCSP流程，可读写更简练的GDSII数据。全新的高级封装布线器基于Sigrity™技术，可大大加快封装的底层互联实现。最后，封装评估、模型提取、信号与功率完整性分析，也是基于Sigrity技术，都已经被集成到Allegro 16.6解决方案。这使得IC封装设计中需要确认及签署的分析结果更加容易和快捷。

    “小型/轻薄型消费电子产品的设计挑战继续推动着Cadence顶尖封装设计工具的发展，”Cadence PCB与IC封装产品营销部主管Keith Felton说，“除了提供具有物理设计角度的IC封装解决方案，Allegro如今也允许客户分析和检验电子产品的高性能、低功耗设备。这些改进减少了设计时间，加快了上市速度。”

     Cadence Allegro的全新改良可实现具有更高可预测性和有效率的设计周期。此外，Allegro协同设计流程的改良可增强合作，芯片与PCB设计团队都能提高系统级的表现，降低总体系统成本。

                   Cadence发布OrCAD 16.6,PSpice性能提高达20%
                                    发布时间：2012-10-11 09:23 

　　全球电子设计创新领先企业Cadence设计系统公司(纳斯达克：CDNS) 于2012年9月25日发布了具有一系列新功能的Cadence® OrCAD® 16.6 PCB设计解决方案，用户定制功能增强，模拟性能提高20%，使用户得以更快、更有预见性地创建产品。同时，新型信号集成流引入了更高层次的自动化水平，使得快速设计所需要的预布线拓扑、约束开发和发展的性能导向数字电路模拟具有了更好的可用性和生产率。

　　OrCAD 16.6 PSpice通过改善模拟集合和平均提高20%模拟速度，从而提高用户的生产率。通过引入多核模拟支持系统，包括大型设计和MOSFETs和BJTs等复杂模型支配的设计，取得了显著的性能提高。

　　Terma A/S高级工程师Hans Jensen指出：“我们参与了OrCAD 16.6的早期编码测试项目，对Capture和PSpice的性能改善印象非常深刻。这个新版本的性能提高在应对我们的设计挑战方面有了很大进步，我们希望尽早在流程中采用这个新版本。”

　　16.6版本的新型扩展信号集成流提供了OrCAD Capture和 OrCAD PCB SI 产品之间的无缝双向界面。这种新型集成实现了简化预布线拓扑和约束开发的自动化和全面的设计方法，提高生产率100%。

　　Cadence系统和软件实现集团OrCAD产品营销主管Josh Moore说：“借助于OrCAD 16.6产品线的新功能，工程师们将会获得显著的可用性、性能和生产率提升。这个OrCAD版本的发布，发展和提升了Cadence主流PCB设计解决方案，使用户得到更好的装备，从而应对当今高速度和混合信号设计方面的挑战。”

　　OrCAD 16.6 同时还可扩展了Tcl编程功能和OrCAD Capture 到 PSpice的应用方法 。因此，用户可以在标准的“即取即用”解决方案所能提供的范围之外扩展和定制他们的模拟和环境。通过Tcl调用模拟数据和环境，用户可以通过用户定义等式和方程式来定制允许任何参数、map用户参数或PSpice程序的模拟。

　　上市时间

　　Cadence OrCAD 16.6 PCB技术计划于2012年第4季度上市。

Cadence SPB16.6下载(Hotfix025已发布))

Cadence SPB16.6已经推出，需要的朋友可以点击下面的链接下载：

http://dl.vmall.com/c0zau2e8ao

http://www.orcad.nl/patches/Hotfix_SPB16.60.026_wint_1of1.exe

26号补丁

Cadence Allegro PCB Editor AiDT自动等长绕线

注意 源文件位置和安装位置名称中不能包含中文字
破解说明具体的步骤：
1、安装licensemanager，问license时，单击cancel，然后finish.
2、接下来安装cadence的product,即第二项,直到结束.
2.1 安装cadence16.6最新补丁Hotfix_SPB16.60.003_wint_1of1.exe.直到finish
2.2 若是64位系统，复制cdslmd.exe到Cadence\LicenseManager。并替换原文件。
3、在任务管理器中确认一下是否有这两个进程,有就结束掉,即cdsNameServer.exe和cdsMsgServer.exe,没有就算了.(电脑开机没运行过Cadence软件就不用执行这一步).
4.把安装目录下的SPB_16.6/tools/pspice目录下的orsimsetup.dll剪切出来找个地方先放着不理（然后破解完毕再拷进原处,如果不用仿真,可以删之）。
5、把破解文件夹crack中LicenseManager文件夹下的pubkey、pubkey.exe和LicenseManager.bat放到Cadence\LicenseManager目录下并运行LicenseManager.bat
6、把破解文件夹crack里crack\SPB_16.6\tools的pubkey、pubkey.exe和Tools.bat放到Cadence\SPB_16.6\tools目录下并运行Tools.bat （注意看一下DOS窗口会不会一闪而过，如果运行差不多一分钟

就说明破解成功）
7、把CRACK 文件夹license_gen目录下里面的src.lic文件里面this_host改为你使用的计算机的名字
  双击licgen.bat生成新的license.lic，LIC位置随便放，留意hostname必须要为计算机名；
8.在电脑开始菜单中的程序里找到cadence文件夹,点开再点开License Manager,运行License  servers configuration Unilily,弹出的对话框中点browes...指向第7步拷贝到桌面上的license.lic,打开

它(open)再点下一步(next),将Host Name项中主机名改成你的电脑系统里的主机名（完整的计算机名称），然后点下一步按界面提示直到完成.
9.运行License client configuration Unility,填入5280@(你的主机名),点下一步(next),最后点finish,直到完成.
10.运行Lm Tools,点Config Services项,Path to the license file项中,点Browes指向安装盘符:\cadence\License Manager\license.dat(如果看不见icense.dat，请在类型中下拉选择DAT类型）,打开

它 (open)再点Save Service.然后到start/stop选项卡里先stop服务再start服务。到此,破解完成.
11、如果以上步骤都完成了，打开软件提示找不到证书，请打开环境变量，用户变量中看看 CDS_LIC_FILE 变量值是否为 5280@(你的主机名),如果没 CDS_LIC_FILE变量名，请添加一个变量。变量名为

CDS_LIC_FILE 变量值为 5280@(你的主机名)
12.把orsimsetup.dll剪切回原位置。

直用的好好的Orcad突然启动出现Capture.exe找不到cdn_sfl401as.dll问题，一开始琢磨着小红伞老是把我的破解文件当病毒杀，是不是给杀掉了，于是关闭小红伞重新破解还是不行，琢磨着估计要重新安装了，但是实在不想重新安装，于是百度了一下，看到有人说是系统环境变量的问题，于是就试试看，缺少环境变量肯定就找不到对应文件了，经过测试需要添加以下两个环境变量：

%CDSROOT%/tools/pcb/bin;%CDSROOT%/tools/Capture;%CDSROOT%/tools/bin;%CDSROOT%/tools/jre/bin;%CDSROOT%/tools/fet/bin;%CDSROOT%/tools/specctra/bin;%CDSROOT%/tools/libutil/bin;

这个是添加在系统变量Path中，注意有些软件也添加了系统环境变量别给覆盖掉了，否则那些软件又没法用了，两个环境变量之间用“;”隔开，如图所示。

Cadence 的补丁更新非常迅速，目前已经到了第66号补丁，新的补丁悄悄地支持了Altium designer 设计文件的导入。即包含Altium designer的原理图文件和PCB文件。
注意这里用的是Performance L。从某种意义上讲， PCB转换的部分还有待发掘，首先是不支持中文的，所有中文均无法正常显示或被转换。但是原理图的导入则相对顺利。