在hdl原理图中，如果信号中含有“[” “]”等符号在导出网表的时候会出错

版　主：linelayout

楼主

·网名：pcblayout

·头衔：初级守卫

·级别：

·资历：39770

·经验：4565

·注册：2009/10/6

·发送短信加为好友

主题：在hdl原理图中，如果信号中含有“[” “]”等符号在导出网表的时候会出错

在hdl原理图中，如果信号中含有“[” “]”等符号在导出网表的时候会出错，按如下图操作,去掉 multi-format vector前面的勾，就行了。

[此贴子已经被huradda于2009-11-23 12:53:23编辑过]

删除

置顶

推荐

精华

加锁

引用

编辑

2013/8/8 16:50:11

第楼	Re：在hdl原理图中，如果信号中含有“[” “]”等符号在导出网表的时候会出错

·网名：pcblayout

·头衔：初级守卫

·级别：

·资历：39770

·经验：4565

·注册：2009/10/6

打开HDL原理图报这个错

=========================================

解决方法：删掉page1_csb.1ck (在worklib\项目名\sch_1目录下)

[此贴子已经被pcblayout于2019/6/26 18:07:15编辑过]

删除

置顶